1 引言

隨著電子技術的迅速發展，現代電子設備已廣泛應用于人類生活的各個領域。當前，電子設備已處于飛速發展時期，并且這個發展過程仍在日益增長著。電子設備的廣泛應用和發展，必然導致它們在其周圍空間產生的電磁場電平的不斷增加。現代電子系統與當今電磁環境密不可分，電子設備不可避免地在電磁環境（EME）中工作。因此，人們面臨的新問題，就是如何提高現代電子、電氣設備或系統在復雜電磁環境中的生存能力，以保證達到電子系統初始的設計目的。正是在這種背景下產生了電磁兼容性的概念，形成了一門新的學科--電磁兼容性(EMC)研究。通常，電磁兼容被定義為某一電子系統在其電磁環境當中正常工作而不被這一環境過度干擾的能力。尤其對于作為現代電子系統主體的超大規模集成電路而言，電磁兼容性已成為影響其性能提高的瓶頸。因此，必須對這一領域進行研究以了解集成電路中輻射的產生方式及如何提高敏感度。電磁兼容性是一門關于抗電磁干擾（EMI）影響的科學，電磁兼容的中心課題是研究控制和消除電磁干擾，包括對電子系統的接地、屏蔽、濾波、正確選擇無源元件和接點網絡、整形電路、積分電路等電路技術，使電子設備或系統與其他設備聯系在一起工作時，不引起設備或系統的任何部分的工作性能的惡化或降低。一個設計理想的電子設備或系統希望不受任何能量的影響。

2 分析和解決電磁兼容性的一般方法

隨著系統越來越復雜，使用的頻譜越來越寬。根據電磁兼容性學科多年的研究可知，分析和解決設備、子系統或系統間的電磁兼容性問題一般有三種方法：解決法、規范法和系統法。

2.1 解決法

解決法主要是在建立系統前并不專門考慮電磁兼容性問題，待系統建成后再設法解決調試過程中出現的電磁兼容性問題。系統內或系統間存在的干擾問題有三個：干擾源、接受器和干擾的傳播路徑。因此，解決系統內或系統間的電磁兼容性問題時，首先必須正確地確定干擾源，熟悉各種干擾源的特性，再確定干擾的耦合路徑是輻射耦合模式還是傳導耦合模式，最終決定消除干擾的方法。

2.2 規范法

為了滿足電磁兼容性的要求，各國政府和工業部門尤其是軍方都制訂了很多強制執行的標準和規范，例如美國**標準MIL-STD-461。所謂規范法是指在采購系統的設備和設計建立子系統時必須滿足已制訂的規范。規范法預期達到的效果就是，如果組成系統的每個部件都滿足規范要求，則系統的電磁兼容性就能保證。

2.3 系統法

系統法集中了電磁兼容性方面的研究成果，從系統設計階段的最初就用分析程序來預測將要遇到的電磁干擾問題，以便在系統設計過程中作為基本問題來解決。目前有下列幾種已廣泛使用的大規模電磁干擾分析程序：系統和電磁兼容性分析程序（SEMCAP）；干擾預測程序IPP-1；系統內部分析程序IAP；共場地分析模型程序COSAM等。

對于EMC系統設計的三種方法而言，問題解決法是先建立系統，在系統出現EMC問題時，利用EMI抑制技術解決EMC問題，這種方法很冒險，有可能出現大量的返工；規范法則是要求每個分系統預先符合你所要求的EMC規范或標準，如你的產品需要銷售到美國，就要求每個分系統滿足美國FCC Part15或Part18相應的標準，利用這些標準進行計算、設計分系統來保證最終產品的EMC性能，規范法比問題解決法更合理，但它的不足之處是可能引入過儲備的設計；系統法集中了EMC方面的成就，根據EMC的要求給出最佳的工程設計、試驗過程中對EMC進行分析預測，合理分配EMC指標，保證系統EMC的設計要求。

隨著電子設備工藝的飛速發展，集成電路的集成度幾乎每年都翻一番，EMC問題已由系統級上升至芯片級，因此，對芯片級電磁兼容性的設計研究就顯得尤為重要了。

3 芯片級電磁兼容

由于芯片級電磁兼容是一個相對較新的學科，盡管對于電子系統及子系統已經有了詳細的標準和輻射參考標準，但對于在這些系統中應用到的集成電路來說卻是一個空白。尤其是近年來集成電路的制造工藝已從超深亞微米（VDSM）進入到納米階段，加工芯片的特征尺寸進一步減小，越來越多的功能，甚至是一個完整的系統都能夠被集成到單個芯片之中。這就使芯片級電磁兼容顯得尤為突出。

3.1 芯片級電磁兼容的描述

附屬于國際電工委員會(IEC)主要負責集成電路方面研究的機構正致力于研究集成電路電磁兼容性描述的兩項標準。在不久的將來，我們就能根據 IEC61967標準來描述集成電路的電磁輻射；根據IEC62132標準來描述集成電路的抗擾度。盡管這兩項標準中所描述的測量方法并不能夠完全取代系統級的電磁兼容測量方法，但設計工程師將具備鑒別主要輻射源及在應用程序中哪一部分具有最低敏感度的能力。

目前，IEC61967標準，用于測量集成電路電磁輻射頻率150kHz到1GHz，包括以下六個部分：通用條件和定義；輻射測量方法 --橫向電磁波室法；輻射測量方法-- 表面掃描法；傳導輻射測量方法--1Ω/150Ω直接耦合法；傳導輻射測量方法--WFC(workbench faraday cage)方法；傳導輻射測量方法--探磁針法。

IEC62132標準，用于測量集成電路電磁抗擾度，目前暫時包括以下五部分：通用條件和定義；輻射抗擾度測量方法 --橫向電磁波室法；傳導抗擾度測量方法--大量電流注入法(BCI)；傳導抗擾度測量方法--直接激勵注入法(DPI)；傳導抗擾度測量方法 --傳導輻射測量方法--WFC。

以上兩項標準描述的測量方法可以被用作集成電路輻射和抗擾度規范說明的基礎。當然，這些方法既有它們的優勢，同時也存在局限性。因此，電子設備的設計者以及半導體生產商應謹慎地選擇***其自身需求的測量方法。雖然我們能夠用這些測量方法來描述芯片級集成電路的電磁兼容性，但我們不可能在系統級與芯片級測量方法之間進行直接比較。即使集成電路已經可以滿足芯片級電磁兼容的需要，生產商仍需在整個系統中實現電磁兼容的測量。

通常，典型的電磁兼容測量方法，如過濾或屏蔽技術對于實現電子設備的電磁兼容性要求必不可少的。至于在哪一部分實現電磁兼容性測量法，如在集成電路內或在印刷電路板上，則取決于成本及可行性方面，如可用空間等的考慮。

解決電磁兼容性問題，就是要查明并且減少實際的干擾源，其中一個最重要的解決芯片級電磁兼容的方法就是"表面掃描法 (IEC 61967-3)"。采用這種方法，能夠使集成電路表面電磁場的實際磁場和電場形象化，同時，還能準確、容易地定位集成電路電磁輻射的干擾源。

3.1.1 表面掃描法

IEC 61967標準中的這一部分描述了評估集成電路表面近電場和近磁場元件的一種方法。這種方法適用的頻率范圍為10MHz到3GHz。為了測量這些場的分布狀態，可以使電場探針或磁場探針機械地移過集成電路的表面（探針可以平行或垂直于集成電路表面）。測量數據可以通過計算機進行處理，并且，在一定的掃描頻率下的場強能夠用有**譜形象地表示出來。運用這種方法所能達到的效果與機械探針配置系統的精度及所用探針的尺寸密切相關。此外，為了顯示設計中的進展，可以對不同設計步驟進行比較。這一測量方法可以應用在任何一個集成在印刷電路板上、方便于使用探針測量的集成電路上。通過對集成電路表面進行電場和磁場掃描，能夠得到關于電磁輻射源相對強度的相關信息。運用該方法 [16]可以準確地定位小片上集成電路封裝內電磁輻射量過大的區域。

3.1.2 電場和磁場探針

進行電場測量時，IEC61967-6 標準對具有部分屏蔽的微型電場探針的構造設計進行了規定；而對于磁場測量，這一標準則建議使用單向微型磁場探針。這兩種探針都可用0.5mm的半剛體同軸電纜來制作，其有效的磁場探針孔徑大約是200μm。圖1示出了用同軸電纜制作的電場和磁場探針。圖 2是一個磁場探針的實際外觀。除了同軸電纜本身的屏蔽之外，為了改進探針的屏蔽效果，還需運用其他的屏蔽措施。

3.2 實際應用

如圖3所示，可以由一個微型位置調節器控制探針沿三個垂直方向線性移動進行表面掃描。為了掃描集成電路表面的矩形區域并用計算機處理所得到的測量數據，目前已開發出一種應用程序，可以使探針在集成電路表面之上沿正交面方向移動。

這一程序的掃描范圍涵蓋了X， Y，Z面，并且規定了光譜分析儀(用來測量電場或磁場探針輸出電壓的光譜)的各項參數。探針在集成電路表面沿一特定區域移動，并且在每一個測量點上從光譜分析儀獲取頻譜。這一程序能夠給出所測電場或磁場的二維曲線。為了進一步處理所測量數據，可以將其保存為ASCII文件。典型的掃描小片步長為80mm，而掃描整個集成電路封裝的步長為300 mm。最小的掃描步長既取決于芯片尺寸，也取決于配置系統的**度。

探針也可以分別放置在小片或集成電路封裝之上的任何位置，這就使得直接測量小片的特定部位的電磁輻射成為可能，如測量高速運算放大器。

圖4給出了集成電路封裝表面磁場掃描的示意圖。從圖中可以明顯地看出具有較高的磁場強度元件的區域。由于高短路電流與高動態轉換電流結合，故具有較高磁場輻射的管腳通常是集成電路的電源供應管腳和負載輸出管腳。正是由于整個集成電路的電磁輻射主要集中在這些管腳上，所以電磁兼容性測量就應該從這里著手。

圖5是用三維圖形示出掃描區域磁場強度的測量結果。具有較高磁場強度的區域用紅色（圖上部較黑部分）突出出來，而具有較低磁場強度的區域用藍色（圖下面較黑部分）表示。對具有較高磁場強度區域有一定的了解之后，設計者就能夠重新設計自己的電路以減少全局的電磁輻射。同時，版圖工程師也可得到關鍵的提示，指導如何布置元件以降低輻射。

4 結束語

對于微電子行業來說，芯片級電磁兼容性的描述已經成為一個非常重要的主題。實際上，如果不對集成電路電磁輻射及抗擾度方面進行深入研究，就很難滿足電子設備電磁兼容性方面的需要。隨著工作頻率及芯片復雜度的不斷增長，具有低電磁輻射和高抗擾度的集成電路設計將越來越演變成具有挑戰性的課題。將來，半導體生產商都將使用新標準(IEC 61967和IEC 62132)中不同的測量方法，來描述其集成電路的電磁輻射和抗擾度。而其中的"表面掃描法(IEC 61967-3)"可以被用來查明造成整個電磁輻射的主要干擾源。

今后應致力于芯片級電磁兼容性設計和優化，著重研究以下幾個問題：更好地了解地面反射，進而了解普通模式電流是如何影響電磁輻射的，改進對輻射的控制；改進用于仿真的封裝模型，改進芯片級電磁兼容的處理工具；減少信號完整性問題，提高防射頻干擾的模擬模塊和輸入/輸出模塊的敏感度；減少封裝產生的寄生參數，更好地控制輸出信號的升降次數（適度的回轉率）。